• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露一種橋接裝置以及橋接裝置的省電操作方法。所述橋接裝置之橋接晶片在接收到一主機所發出的一節能指令後進入一節能狀態，橋接裝置之中的一降壓器隨之禁能，且橋接裝置內的一選擇電路切換為耦接一匯流排電壓至該橋接晶片以供電之。所述匯流排電壓係由該橋接裝置耦接該主機的一連結器內的一電源接腳自該主機接收而來。
    公开号:TW201324161A
    申请号:TW100145729
    申请日:2011-12-12
    公开日:2013-06-16
    发明作者:Yen-Chang Chen；Hui-Chih Lin
    申请人:Via Tech Inc；
    IPC主号:G06F1-00
    专利说明:
    橋接裝置以及橋接裝置的省電操作方法
    本發明係有關於應用於連結於主機以及外接式週邊設備之間的橋接裝置，特別有關於橋接裝置的省電操作。
    一般而言，主機可具有一或多個連結埠，以提供與外接式週邊設備連結的管道。而且，每個連結埠各有其使用的傳輸協定。當外接式週邊設備不支援主機連結埠所使用的傳輸協定時，則需要一個橋接裝置來擔任傳輸協定轉換媒介，以使該外接式週邊設備可與該主機進行資料傳輸。
    一般的橋接裝置在不用擔任上述的傳輸協定轉換媒介時，通常會讓橋接裝置中的橋接晶片處在低耗電量的節能狀態，但橋接裝置中負責進行電壓轉換的降壓器卻會持續運轉而處於較高耗電量的工作狀態中。因此一般的橋接裝置在節能狀態中會因為仍持續運轉的降壓器而產生一些無謂耗能。
    本發明揭露一種橋接裝置以及一種橋接裝置省電操作方法。
    根據本發明一種實施方式所實現的一橋接裝置包括一連結器、一降壓器、一橋接晶片、以及一選擇電路。該連結器用以連結該主機，且包括一電源接腳以及一指令接腳。該降壓器耦接一第一電壓，並降壓該第一電壓以提供一第二電壓。該橋接晶片耦接該指令接腳以及該降壓器。該選擇電路耦接該電源接腳、該降壓器以及該橋接晶片。
    當該橋接晶片透過該指令接腳接收該主機傳送之一節能指令而進入一節能狀態時，係禁能(disable)該降壓器。當該降壓器被該橋接晶片禁能時，該選擇電路係將該主機透過該電源接腳傳送之一匯流排電壓傳送至該橋接晶片。
    根據本發明一種實施方式所實現的一橋接裝置之省電操作方法包括以下步驟：使用一橋接裝置連結一主機；根據該主機傳送之一節能指令使該橋接裝置之一橋接晶片進入一節能狀態；透過該橋接晶片禁能一降壓器，該降壓器用於降壓該橋接裝置所耦接的一第一電壓為一第二電壓；以及當該降壓器被該橋接晶片禁能時，傳送該主機提供之一匯流排電壓至該橋接晶片，以供電給該橋接晶片。
    為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。
    以下敘述列舉本發明的多種實施方式。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
    第1圖圖解根據本發明一種實施方式所實現的一橋接裝置100。此橋接裝置100可用以連結一主機114以及一外接式週邊設備106。橋接裝置100包括一連結器102、一橋接晶片104、一降壓器(buck dc-dc converter)108、一選擇電路110、以及一電源切換器112。連結器102實現一通訊介面(例如，通用序列匯流排介面或IEEE 1394介面…等)，用於連結該主機114。連結器102包括一電源接腳116以及一指令接腳118。
    此段落討論橋接裝置100的供電電路。第1圖的實施方式以標號DCIN標示耦接至該橋接裝置100的一第一電壓。降壓器108負責降壓該第一電壓DCIN，以產生一第二電壓VOUT。選擇電路110可選擇將該主機114透過該電源接腳116所傳送之一匯流排電壓(如VBUS)或者該第二電壓VOUT傳遞給該橋接晶片104作為該橋接晶片104的電力。當該選擇電路110同時接收到該第二電壓VOUT與該匯流排電壓時，該選擇電路110選擇將該第二電壓VOUT傳遞至該橋接晶片104，作為該橋接晶片104於正常的一工作狀態下所需的電力。當該第二電壓VOUT不存在(即該降壓器108不產生該第二電壓VOUT)而該選擇電路110僅接收該匯流排電壓時，該選擇電路110則選擇將該匯流排電壓傳遞至該橋接晶片104，以作為該橋接晶片104於一節能狀態下所需的電力。在此，該降壓器所產生的第二電壓VOUT的電力(power)會大於該匯流排電壓的電力。當橋接晶片104在正常工作狀態下，橋接晶片104中的軔體以及硬體可能必須持續運轉以執行處理資料傳輸的工作，因此可用具有較大電力的第二電壓VOUT供電該橋接晶片104，以使該橋接晶片104具有足夠電力處理資料傳輸的工作。而在節能狀態時，橋接晶片104中的所有韌體會被關閉，而留下部分硬體等待主機114傳來回復指令(resume command)，因此可用較小電力的匯流排電壓供電該橋接晶片104中被保留下來的硬體，藉以降低該橋接晶片104在節能狀態的耗電量。上述的節能狀態可為進階組態與電源介面(Advanced Configuration and Power Interface,ACPI)中所定義之S3或S4狀態，其中，ACPI中所定義的S5狀態屬於一關機狀態。前述的正常工作狀態則可為ACPI中所定義的S0狀態。關於圖中各元件的操作，以下分段討論之。
    在橋接晶片104的控制下，透過信號線120，電源切換器112可選擇是否同時將第一電壓DCIN以及第二電壓VOUT導入該外接式週邊設備106，以供電該外接式週邊設備106。除了控制該電源切換器112之外，橋接晶片104更可透過該信號線120控制該降壓器108的致能/禁能狀態。例如，在正常的工作狀態(如前述的S0)下，橋接晶片104可透過一控制信號(經信號線120傳送，以下同樣以標號120稱之)導通該電源切換器112以及致能該降壓器108。該電源切換器112被導通後可同時提供該第一電壓DCIN與該第二電壓VOUT至該外接式週邊設備106。該降壓器108被致能後可提供該第二電壓VOUT至該選擇電路110。
    另一方面，當主機114透過該指令接腳118傳送一節能指令至該橋接晶片104，使該橋接晶片104根據該節能指令進入一節能狀態(如前述的S3或S4)時，該橋接晶片104可透過該控制信號120關閉該電源切換器112以及禁能該降壓器108。該電源切換器112被關閉後則會呈現不導通狀態，以隔絕該第一電壓DCIN以及該第二電壓VOUT供電該外接式週邊設備106。該降壓器108被禁能後會停止運作，並且停止提供該第二電壓VOUT。如此一來，相較於先前技術之降壓器無法在節能狀態停止運轉，本發明之橋接裝置100中被禁能的降壓器108在節能狀態時會停止運轉而不秏電。因此可使得該橋接裝置100在節能狀態的耗電量降低，以達成節能之功效。
    如前所述，當橋接晶片104處在節能狀態時，選擇電路110會選擇將該主機114提供之匯流排電壓傳遞至該橋接晶片104，以供電給該橋接晶片104中被保留下的部分硬體，其中該匯流排電壓的電力小於正常工作狀態下的第二電壓VOUT的電力。另一方面，若該主機114在節能狀態時無法提供上述的匯流排電壓時，選擇電路110則無法提供電力給該橋接晶片104。換言之，選擇電路110將導入零電力給該橋接晶片104，而使該橋接晶片104處在沒有電力的關機狀態(如前述的S5)，自然也沒有耗電的問題，而更進一步節能。然而，就先前技術而言，當橋接晶片104處在關機狀態(如前述的S5)時，橋接晶片104將無法從沒有電力的關機狀態回復到先前的工作狀態。但主機114從節能狀態回復到正常的工作狀態時，會提供一回復指令以及再度提供匯流排電壓給橋接裝置100，本發明可使用此再度提供的匯流排電壓先喚醒橋接晶片104以中的韌體，以取得預先儲存於例如為暫存器的儲存單元(圖中未示)的先前工作狀態相關參數，並配合前述的回復指令執行一回復操作，而可使本實施例中之橋接晶片104可在接收回復指令以及匯流排電壓後，由沒有電力的關機狀態回復到先前的工作狀態。
    以下整理該橋接晶片104與各元件之電性耦接關係。如第1圖所示，橋接晶片104電性耦接該連結器102的電源接腳116、指令接腳118、外接式週邊設備106、降壓器108、選擇電路110以及電源切換器112，其中該電源接腳116上的匯流排電壓可提供給選擇電路110以及橋接晶片104。上述的指令接腳118、橋接晶片104以及外接式週邊設備106的耦接關係使得該外接式週邊設備106得以藉由該橋接晶片104與該連結器102所連結的該主機114溝通。橋接晶片104與電源接腳116的直接耦接關係可使該橋接晶片104得以直接感測該電源接腳116上的匯流排電壓。值得說明的是，該橋接晶片104是以此直接感測的匯流排電壓作為一訊號源，以穩定地維持在正常工作狀態，而非以此直接感測的匯流排電壓作為該橋接晶片104的電力來源。橋接晶片104與選擇電路110的耦接關係可使該橋接晶片104自該選擇電路110接收該第二電壓VOUT或該匯流排電壓，以作為該橋接晶片104在不同狀態下的電力來源。橋接晶片104透過信號線120可同時與電源切換器112以及降壓器108耦接，以藉由提供上述的控制信號120控制該電源切換器112以及降壓器108。
    整理之，如以上所述，本案的技術可使得橋接晶片104進入節能狀態時禁能降壓器108，使得該降壓器108在節能狀態時不會耗費電力，以達成節能之功效。至於先前技術，一般是僅讓橋接晶片進入節能狀態，但仍讓降壓器依然進行電壓轉換的動作而產生一些無謂耗能。本發明之其中一目的即在於解決此問題。本發明所揭露的技術可在節能狀態時禁能該降壓器108，明顯較先前技術節能。此外，隨著環保意識高漲，「節能」為設計電子裝置的重要考量。以歐盟EuP(Eco-design of Energy-using Products)命令為例，其中對多種電子產品在不同的工作狀態下的耗電量都有明確規範。本發明所揭露的技術可讓橋接裝置在節能狀態具有較低的耗電量，故可符合前述的歐盟EuP命令。
    以下將敘述橋接晶片104由節能狀態或關機狀態回復到正常工作狀態的機制。
    當主機114欲從節能狀態回復到正常的工作狀態時，主機114會透過指令接腳118傳送回復指令給橋接晶片104，並且透過該電源接腳116傳送匯流排電壓給該選擇電路110。詳細的說明是，在橋接晶片104為節能狀態或關機狀態時，該降壓器108是處在停止運作的禁能狀態，因此不提供第二電壓VOUT給該電源切換器112以及該選擇電路110。當主機114欲從節能狀態回復到正常的工作狀態時，選擇電路110僅會接收到透過該電源接腳116傳送的該匯流排電壓而不會接收第二電壓VOUT，因此選擇電路110選擇將該匯流排電壓提供給節能狀態或關機狀態的該橋接晶片104，作為節能狀態或關機狀態的該橋接晶片104的暫時性電力。另一方面，節能狀態或關機狀態的橋接晶片104接收選擇電路110傳遞的匯流排電壓後可喚醒橋接晶片104中的韌體與相關硬體，並根據主機114傳送的回復指令執行一回復操作以回復到先前的正常工作狀態，並且透過該控制訊號120重新致能該降壓器108以及導通該電源切換器112。當該降壓器108被致能後，可提供該第二電壓VOUT至該電源切換器112以及該選擇電路110。此時，該選擇電路110同時接收到重新提供的第二電壓VOUT以及原本的該匯流排電壓，選擇電路110會選擇將該第二電壓VOUT供電該橋接晶片104，作為該橋接晶片104在正常工作狀態的電力來源。同時，橋接晶片104也以該控制信號120導通該電源切換器112，使該第一電壓DCIN與該第二電壓VOUT可供電該外接式週邊設備106，而回復到正常的工作狀態。
    第2A圖圖解選擇電路110的一種實施方式。
    參閱第2A圖，所示選擇電路110_1包括一蕭基二極體SD。蕭基二極體SD具有一陽極‘+’以及一陰極’-’。此陽極‘+’耦接該連結器102的該電源接腳116，陰極’-’耦接該橋接晶片104‘以及該降壓器108。以下以USB介面為例，說明選擇電路110_1的動作。主機114經由電源接腳116所傳送的匯流排電壓通常為5伏特，第二電壓VOUT一般也是5伏特。當第二電壓VOUT存在(即降壓器108處於致能狀態)時，蕭基二極體SD的陽極‘+’與陰極’-’均為5伏特而呈等電位，使蕭基二極體SD不導通。因此當蕭基二極體SD之陽極‘+’與陰極’-’分別耦接該匯流排電壓以及該第二電壓VOUT時，蕭基二極體SD可讓第二電壓VOUT供電該橋接晶片104，且阻隔該電源接腳116所傳送的匯流排電壓。另一方面，當橋接晶片104進入節能狀態而禁能該降壓器108時，使該第二電壓VOUT不存在。此時，蕭基二極體SD的陰極’-’不耦接該第二電壓VOUT，而僅有陽極‘+’耦接該匯流排電壓(5伏特)。因此蕭基二極體SD會呈現導通狀態，使陽極‘+’的匯流排電壓得以傳送至陰極’-’以供電該橋接晶片104。該橋接晶片104可由此匯流排電壓供電，並可配合該主機傳送的回復指令離開該節能狀態。同樣的操作概念可以第2B圖電路實現。
    第2B圖圖解選擇電路110的另一種實施方式。
    參閱第2B圖，所示選擇電路110_2包括一P型金氧半電晶體Mp以及一電阻R。P型金氧半電晶體Mp具有一汲極D、一閘極G、以及一源極S。汲極D耦接該連結器102的該電源接腳116，閘極G耦接一接地端，源極S耦接該橋接晶片104以及該降壓器108。該電阻R之一端連接於該源極S、該降壓器108以及該橋接晶片104，該電阻之另一端則連接該接地端。以下以USB介面為例，說明選擇電路110_2的動作。連結器102經由電源接腳116所傳送的匯流排電壓通常為5伏特，第二電壓VOUT一般也是5伏特。當第二電壓VOUT存在時，P型金氧半電晶體Mp的閘極G-源極S電位差(Vgs)為-5伏特。此閘極G源極S電位差通常會小於該P型金氧半電晶體Mp的臨界電壓(Threshold voltage,Vth)，因此該P型金氧半電晶體Mp會呈現不導通狀態，而可讓第二電壓VOUT供電該橋接晶片104，且阻隔該電源接腳116所傳送的匯流排電壓。在一實施例中，上述的P型金氧半電晶體Mp的臨界電壓通常介於-2V到-3V之間。另一方面，當橋接晶片104進入節能狀態而禁能該降壓器108時，使該第二電壓VOUT不存在時。此時，閘極G-源極S電位差則為0伏特而大於該P型金氧半電晶體Mp的臨界電壓(如：-2V到-3V)，使該P型金氧半電晶體Mp呈現導通狀態。亦即該汲極D耦接的匯流排電壓可傳送至橋接晶片104。該橋接晶片104可由此匯流排電壓供電，並可配合該主機114傳送的回復指令離開該節能狀態。
    以上橋接裝置100除了可以採用通用序列匯流排(USB)技術、IEEE 1394技術，也可採用其他通訊技術與主機114連結。凡是耦接有外部電源(例如，上述第一電壓DCIN)、且連結器中有供應一電源接腳(如USB連接器的VBUS接腳)的橋接裝置都可採用本案所揭露的省電設計。以下敘述相關的橋接裝置省電操作方法。
    第3圖圖解根據本發明一種實施方式所實現的一橋接裝置省電操作方法。所述方法包含下列步驟：
    在步驟S10中，使用一橋接裝置連結一主機。
    在步驟S20中，根據主機傳送之一節能指令使橋接裝置之一橋接晶片執行一節能操作以進入一節能狀態。
    在步驟S30中，透過橋接晶片禁能一降壓器。此降壓器用於降壓此橋接裝置所耦接的一第一電壓為一第二電壓。橋接晶片處於正常工作狀態時，此第二電壓可用供電該橋接晶片。在此步驟中，可透過禁能此降壓器以減少在節能狀態中不必要的耗電，而可較先前技術之橋接晶片節能。此外，當橋接晶片接收主機所傳送之一回復指令以及一匯流排電壓時，該橋接晶片可用該匯流排電壓作為暫時性的電力並根據該回復指令離開該節能狀態。該橋接晶片更可在離開該節能狀態時重新致能該降壓器提供該第二電壓，使該第二電壓重新供電該橋接晶片。在一種實施方式中，所述方法可根據該橋接晶片所進行的節能操作更斷開該第一電壓對該橋接裝置的一外接式週邊設備的供電，以達到更佳的省電效果。
    綜上所述，依本發明之橋接裝置及橋接裝置的省電操作方法，可具有下述優點：
    (1)　透過橋接晶片禁能降壓器的方式，可使該降壓器在節能狀態時停止運轉而不秏電。因此可使得橋接裝置在節能狀態的耗電量降低，以達成節能之功效。
    (2)　在節能狀態時，選擇電路因可選擇將較小電力的匯流排電壓供電給橋接晶片，藉以降低橋接晶片在節能狀態的耗電量，以達成節能之功效。
    雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．橋接裝置
    102．．．連結器
    104．．．橋接晶片
    106．．．外接式週邊設備
    108．．．降壓器
    110、110_1、110_2．．．選擇電路
    112．．．電源切換器
    114．．．主機
    116．．．電源接腳
    118．．．指令接腳
    120．．．控制信號(接線)
    DCIN．．．第一電壓
    Mp．．．P型金氧半電晶體
    R．．．電阻
    S、D、G．．．P型金氧半電晶體Mp的源極、汲極、閘極
    SD．．．蕭基二極體
    以及
    VOUT．．．第二電壓
    第1圖圖解根據本發明一種實施方式所實現的一橋接裝置100；
    第2A圖圖解選擇電路110的一種實施方式；
    第2B圖圖解選擇電路110的另一種實施方式；以及
    第3圖圖解根據本發明一種實施方式所實現的一橋接裝置省電操作方法。
    100．．．橋接裝置
    102．．．連結器
    104．．．橋接晶片
    106．．．外接式週邊設備
    108．．．降壓器
    110．．．選擇電路
    112．．．電源切換器
    114．．．主機
    116．．．電源接腳
    118．．．指令接腳
    120．．．控制信號(接線)
    DCIN．．．第一電源
    以及
    VOUT．．．第二電源
    权利要求:
    Claims (18)
    [1] 一種橋接裝置，適用於連結一主機，該橋接裝置包括：一連結器，用以連結該主機，該連結器包括一電源接腳以及一指令接腳；一降壓器，耦接一第一電壓，並降壓該第一電壓以提供一第二電壓；一橋接晶片，耦接該指令接腳以及該降壓器，當該橋接晶片透過該指令接腳接收該主機傳送之一節能指令而進入一節能狀態時，係禁能(disable)該降壓器；以及一選擇電路，耦接該電源接腳、該降壓器以及該橋接晶片，當該降壓器被該橋接晶片禁能時，該選擇電路係將該主機透過該電源接腳傳送之一匯流排電壓傳送至該橋接晶片。
    [2] 如申請專利範圍第1項所述之橋接裝置，其中該橋接晶片透過該主機傳送之一回復指令以及該選擇電路傳遞之該匯流排電壓離開該節能狀態。
    [3] 如申請專利範圍第2項所述之橋接裝置，其中該橋接晶片在離開該節能狀態時係致能該降壓器，以使該降壓器提供該第二電壓供電該選擇電路，該選擇電路係選擇傳遞該第二電壓至該橋接晶片，以供電給該橋接晶片，而回復一工作狀態。
    [4] 如申請專利範圍第1項所述之橋接裝置，其中該選擇電路包括：一蕭基二極體，具有一陽極以及一陰極，該陽極耦接該電源接腳，該陰極耦接該橋接晶片以及該降壓器。
    [5] 如申請專利範圍第1項所述之橋接裝置，其中該選擇電路包括：一P型金氧半電晶體，具有一汲極、一閘極以及一源極，該汲極耦接該電源接腳，該閘極耦一接地端，該源極耦接該橋接晶片以及該降壓器；以及一電阻，耦接該源極以及該閘極之間。
    [6] 如申請專利範圍第1項所述之橋接裝置，其中該橋接晶片係耦接一外接式週邊設備，使該外接式週邊設備與該主機溝通。
    [7] 如申請專利範圍第6項所述之橋接裝置，更包括：一電源切換器，耦接該橋接晶片、該第二電壓、該第一電壓以及該外接式週邊設備，該橋接晶片在離開該節能狀態時導通該電源切換器，使電源切換器提供該第一電壓與該第二電壓給該外接式週邊設備。
    [8] 如申請專利範圍第6項所述之橋接裝置，更包括：一電源切換器，耦接該橋接晶片、該第二電壓、該第一電壓以及該外接式週邊設備，該橋接晶片在該節能狀態時關閉該電源切換器，使該電源切換器停止提供該第一電壓與該第二電壓給該外接式週邊設備。
    [9] 如申請專利範圍第1項所述之橋接裝置，其中該降壓器被禁能時係停止提供該第二電壓給該選擇電路。
    [10] 一種橋接裝置的省電操作方法，包括：使用一橋接裝置連結一主機；根據該主機傳送之一節能指令使該橋接裝置之一橋接晶片進入一節能狀態；透過該橋接晶片禁能一降壓器，該降壓器用於降壓該橋接裝置所耦接的一第一電壓為一第二電壓；以及當該降壓器被該橋接晶片禁能時，傳送該主機提供之一匯流排電壓至該橋接晶片，以供電給該橋接晶片。
    [11] 如申請專利範圍第10項所述之橋接裝置的省電方法，其中在傳送該主機提供之該匯流排電壓至該橋接晶片，以供電給該橋接晶片的步驟中，係透過一選擇電路接收該匯流排電壓，並提供該匯流排電壓至該橋接晶片。
    [12] 如申請專利範圍第10項所述之橋接裝置的省電方法，更包括：根據該主機傳送之一回復指令以及該匯流排電壓，使該橋接晶片離開該節能狀態回復至一工作狀態，其中該匯流排電壓用以提供該橋接晶片回復至該工作狀態之電力。
    [13] 如申請專利範圍第12項所述之橋接裝置的省電方法，更包括：在該橋接晶片離開該節能狀態時致能該降壓器，以使該降壓器提供該第二電壓；以及在該工作狀態時傳送該第二電壓至該橋接晶片，以供電給該橋接晶片。
    [14] 如申請專利範圍第13項所述之橋接裝置的省電方法，其中在該工作狀態時傳送該第二電壓至該橋接晶片的步驟中，係透過一選擇電路接收該匯流排電壓以及該第二電壓，並選擇該第二電壓至該橋接晶片。
    [15] 如申請專利範圍第10項所述之橋接裝置的省電方法，更包括：透過該橋接晶片使該主機與該橋接裝置耦接之一外接式週邊設備溝通。
    [16] 如申請專利範圍第15項所述之橋接裝置的省電方法，更包含當該橋接晶片離開該節能狀態時，提供該第一電壓與該第二電壓給該外接式週邊設備。
    [17] 如申請專利範圍第15項所述之橋接裝置的省電方法，更包含當該橋接晶片在該節能狀態時，停止提供該第一電壓與該第二電壓給該外接式週邊設備。
    [18] 如申請專利範圍第10項所述之橋接裝置的省電方法，其中該降壓器被禁能時係停止提供該第二電壓。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI431466B|2014-03-21|通用序列匯流排裝置及其電源管理方法
    EP2267575A2|2010-12-29|Electronic device for reducing power consumption of computer motherboard and motherboard thereof
    US20090327766A1|2009-12-31|Power Over Ethernet Reclassification
    TWI470412B|2015-01-21|橋接裝置以及橋接裝置的省電操作方法
    US9244509B2|2016-01-26|Uninterruptible power system and power control system thereof
    WO2010087855A1|2010-08-05|Computer system powered-off state auxiliary power rail control
    CN109617039B|2021-02-09|受电设备及以太网供电系统
    US8897044B2|2014-11-25|Electronic device having complete power-saving mechanism
    CN105487638A|2016-04-13|电子电路系统及其降低功耗的方法
    TWI465917B|2014-12-21|橋接裝置以及橋接裝置的省電操作方法
    CN110323825B|2021-08-03|一种电源电路切换装置、方法和物联网设备
    TWI730160B|2021-06-11|用於藉由轉遞受電裝置（ＰＤ）輸入電壓而傳輸電力至遠端乙太網路供電（ＰoＥ）子系統之系統、其製造方法以及電腦可讀取之非暫態程式儲存裝置
    CN109428727B|2020-06-26|供电设备和以太网供电的节能方法
    US20100103708A1|2010-04-29|Power supply saving system for an electronic device
    CN103869924B|2017-05-17|电力供应装置
    TWI514154B|2015-12-21|橋接裝置以及橋接裝置的省電操作方法
    CN100369409C|2008-02-13|网络设备、网络设备的电源装置及其供电的方法
    TWI522785B|2016-02-21|電力供應裝置
    TWI754588B|2022-02-01|用於藉由轉遞受電裝置（ＰＤ）輸入電壓而傳輸電力至遠端乙太網路供電（ＰoＥ）子系統之系統、其製造方法、使用方法以及電腦可讀取之非暫態程式儲存裝置
    CN102375522A|2012-03-14|电子装置供电系统
    CN209590835U|2019-11-05|一种电源系统和电子设备
    TWI521339B|2016-02-11|外部電源供應器以及應用於外部電源供應器之系統連接偵測單元
    WO2017166265A1|2017-10-05|Reducing idle-time energy consumption in universal serial bus power delivery circuitry of power adapters
    TWI488519B|2015-06-11|無線通訊裝置
    CN110289758A|2019-09-27|一种低功耗供电电路及电子设备
    同族专利:
    公开号 | 公开日
    TWI465917B|2014-12-21|
    CN104484024B|2017-08-11|
    US20130151881A1|2013-06-13|
    CN102609390B|2014-12-10|
    CN102609390A|2012-07-25|
    CN104484024A|2015-04-01|
    US9477300B2|2016-10-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    DK173023B1|1997-04-21|1999-11-15|Topsoe Haldor As|Fremgangsmåde og reaktor til fremstilling af ammoniak|
    US6092207A|1997-12-29|2000-07-18|Intel Corporation|Computer having a dual mode power supply for implementing a power saving mode|
    US6460106B1|1998-10-20|2002-10-01|Compaq Information Technologies Group, L.P.|Bus bridge for hot docking in a portable computer system|
    US6748545B1|2000-07-24|2004-06-08|Advanced Micro Devices, Inc.|System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor|
    US6621331B2|2001-08-07|2003-09-16|Hrl Laboratories, Llc|Variable negative resistance cell for bipolar integrated circuits|
    KR100711914B1|2001-09-15|2007-04-27|엘지전자 주식회사|유에스비 전원 제어장치|
    US6677804B2|2002-02-11|2004-01-13|Micron Technology, Inc.|Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation|
    CN1306363C|2002-08-07|2007-03-21|希旺科技股份有限公司|电子周边卡的电源管理装置|
    US7073008B2|2003-09-15|2006-07-04|Media Tek Inc.|Method of function activation on a bridge system|
    CN1300661C|2004-12-09|2007-02-14|威盛电子股份有限公司|计算机系统及电源管理状态切换方法|
    TWI316657B|2005-08-30|2009-11-01|Via Tech Inc|North bridge power management method and apparatus and memory bridge|
    US7610497B2|2005-02-01|2009-10-27|Via Technologies, Inc.|Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory|
    CN101051242A|2006-04-05|2007-10-10|华硕电脑股份有限公司|用于一计算机系统的电源供应控制方法及装置|
    US20090013164A1|2007-07-06|2009-01-08|Inventec Corporation|Computer system and method of using power button to switch from one BIOS to another|
    TWI373971B|2007-08-10|2012-10-01|Mstar Semiconductor Inc|Apparatus and method for power management of high-definition multimedia interface|
    US8375234B2|2008-02-19|2013-02-12|Winbond Electronics Corporation|Wakeup of a non-powered universal serial bus|
    CN101650592B|2008-08-14|2011-09-28|华硕电脑股份有限公司|主机装置、通用串行总线的接口模块与其电源管理方法|
    US20110055606A1|2009-08-25|2011-03-03|Meng-Chyi Wu|Computer system, integrated chip, super io module and control method of the computer system|
    DE102009052947B3|2009-11-12|2010-12-16|Sinitec Vertriebsgesellschaft Mbh|Energiesparschaltung für ein Peripheriegerät, Peripheriegerät, Vermittlungsgerät und Arbeitsverfahren|
    JP4823352B2|2009-12-24|2011-11-24|株式会社東芝|情報処理装置|
    GB201010674D0|2010-06-24|2010-08-11|Avin Electronics Ltd|Power control module|
    TWI431466B|2010-12-06|2014-03-21|Wistron Neweb Corp|通用序列匯流排裝置及其電源管理方法|
    TWI474679B|2011-05-16|2015-02-21|Via Tech Inc|橋接器以及其操作方法|
    US9658682B2|2012-07-27|2017-05-23|Atmel Corporation|Reference voltage circuits in microcontroller systems|US10817043B2|2011-07-26|2020-10-27|Nvidia Corporation|System and method for entering and exiting sleep mode in a graphics subsystem|
    US10579118B2|2016-01-06|2020-03-03|Hewlett-Packard Development Company, L.P.|Detection circuits|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100145729A|TWI465917B|2011-12-12|2011-12-12|橋接裝置以及橋接裝置的省電操作方法|TW100145729A| TWI465917B|2011-12-12|2011-12-12|橋接裝置以及橋接裝置的省電操作方法|
    CN201210011217.3A| CN102609390B|2011-12-12|2012-01-13|桥接装置以及桥接装置的省电操作方法|
    CN201410565799.9A| CN104484024B|2011-12-12|2012-01-13|桥接装置以及桥接装置的省电操作方法|
    US13/687,686| US9477300B2|2011-12-12|2012-11-28|Bridging device and power saving method thereof|
    [返回顶部]